# BEST AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-135781

(43)Date of publication of application: 24.05.1990

(51)Int.CI.

H01L 29/784

(21)Application number : 63-288839

(71)Applicant: NISSAN MOTOR CO LTD

(22)Date of filing:

17.11.1988


(72)Inventor: MIHARA TERUYOSHI

# (54) INSULATED-GATE TYPE VERTICAL SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To prevent the formation of a parasitic thyristor by isolating a channel from a drain by a buried insulating layer, and further controlling a Schottky junction provided to be isolated from a N+ type source region or a depleted layer extended from a P+-N junction to the channel by an insulated gate provided on the channel.

CONSTITUTION: A drain electrode 11' is provided on the rear face of an n-type region 12 of a semiconductor base through a p+ type region 11, a buried insulating layer 20 having a predetermined opening 29 is buried in a predetermined depth in the region 12, and a channel region 27 is isolated from the region 12 in a depthwise direction. A gate insulating film 22 and a gate electrode 23 are formed on the region 27. A source electrode 24 and the region 12 form a Sohottky junction 26 in the part opposed to the opening 29 of the layer 20. Thus, since the junction 26 is controlled by the insulated—gate electrode 23 provided on the channel, the formation of a parasitic thyristor can be prevented.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

일본공개특허공모 평02-135/81호(1990.05.24) 1무.

19 日本国特許庁(JP)

⑩ 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2−135781

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)5月24日

H 01 L 29/784

8422-5F

H 01 L 29/78

3 2 1

※ 審査請求 未請求 請求項の数 1 (全 7 頁)

②特 願 昭63-288839

②出 願 昭63(1988)11月17日

⑩発明者 三原

輝 儀

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑪出 顋 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

四代 理 人 弁理士 中村 純之助

# 明和普

1. 発明の名称

絶縁ゲート形楔形半導体装置

2. 特許請求の範囲

第1導電形の半導体基体と、

該半導体基体の表面から所定深さの位置に形成され所定の闘口部を有する埋込絶縁層と、

上記半導体基体の上記間口部にほぼ対向する部分の表面上に金属電極を設けることによって形成されたショットキー接合若しくは上記半導体基体の表面部分に第2導電形層を設けることによって形成された接合と、

上記埋込絶縁層で分離された上記半導体基体の 表面部分に設けられたチャネル領域の上に絶縁膜 を介して設けられたゲートと、

上記チャネル領域に電気接続するための第1導 電形の高濃度領域とを備え、

上記半導体基体と上記金属電極若しくは第2導電形周との間に出来る電位障壁を上記ゲートに印

加する電圧で制御することにより、ソースとなる 上記第1 導電形の高濃度領域とドレインとなる上 記半導体基体間でキャリヤの注入・遮断制御を行 うことを特徴とする絶縁ゲート形根形半導体装置。 3. 登明の詳細な説明

(発明の利用分野)

この発明は、絶縁ゲート形擬形半導体数値に関する。

〔從来技術〕

これは静電誘導サイリスタと呼ばれる楔形半導体数置の倒であり、第10回(a)に示すごとく、p 領域15とゲート絶縁膜16とに挟まれた狭いn 領域をチャネル17とし、ここの電位をゲート報係14でコントロールすることにより、p\*アノード領域11とn\*カソード領域13との間の開閉を行なうことができる。

P 領域15は、別の断面である第10図 (b) に示

すごとく、カソード電極13′に接続されており、 n-領域12とは逆パイアスで分離されている。

このデバイスにおいては、ゲート電圧 Voが Vo < O の状態では、チャネル17の電子に対する ポテンシャルが上昇しているため、n・カソード 領域13の電子はチャネル17を抜けることが出来ない。すなわちこの状態がオフである。逆に Vo > Oにバイアスすると、チャネルのポテンシャルが 下がり、n・カソード 領域13からn - 領域12へ電子 が注入される。そしてアノード領域11からもホールが注入されるので、n - 領域12はこれら多量の ホールと電子によって電準度変調で抵抗が下がり、 結果としてカソードとアノード間の抵抗は非常に低くなる。すなわちこの状態がオンである。

上述のデバイスは、その構造からも分かるよう に、半導体基板の擬方向に電流を流せるので、ス イッチングできる電流容量、電圧が大きく、電力 用として優れている。

(発明が解決しようとする課題)

しかしながら、上記のごとき従来の楔形半導体

上記の目的を達成するため、本発明においては、 第1導電形の半導体基体と、該半導体基体の表面 から所定深さの位置に形成され所定の間口部を有 する埋込絶縁層と、上記半導体基体の上記開口部 にほぼ対向する部分の表面上に金属電橋を設ける ことによって形成されたショットキー接合若しく は上記半導体基体の表面部分に第2導電形層を設 けることによって形成された接合と、上記畑込糖 緑屑で分離された上記半導体基体の表面部分に設 けられたチャネル領域の上に絶縁腹を介して設け られたゲートと、上記チャネル領域に電気接続す るための第1導電形の高濃度領域とを聞え、上記 半導体基体と上記金属電極若しくは第2導電形層 との側に出来る電位篠盛を上記ゲートに印加する 電圧で制御することにより、ソースとなる上記第 1導電形の高濃度領域とドレインとなる上記半導 体基体間でキャリヤの注入・遮断削御を行うよう に構成している。

すなわち、本発明においては、埋込絶縁層によってチャネルをドレインから分離し、さらに n \*

装置においては、チャネル17の分離に p n 接合を使用しているので、寄生パイポーラトランジスタが出来てしまい、そのため性能に制約が生じるという問題があった。

すなわち、前記の従来例では、第10回(b)に示すように、11-12-15-13からなる寄生サイリスタが形成される。そしてp領域15はカソード電極13'にシャントされるとは言うものの、ピンチ抵抗Raが存在するので、オン電流が大きくなってこのRaを流れるホール電流が大きくなると、この寄生サイリスタがターンオンされ、オフ状態にすることが不可能になる。すなわち制御不能になってしまう、という問題があった。

この発明は、上記のごとき従来技術の問題を解 決するためになされたものであり、前記のごとき 概形半導体装置の長所を活かし、かつ、寄生サイ リスタがなくラッチアップすることのない絶縁ゲート形縦形半導体装置を提供することを目的とす

〔課題を解決するための手段〕

ソース領域から離間して設けたショットキー接合 あるいは p \* n 接合からチャネルまで延びる空乏 間(疑問)をチャネル上に設けた絶縁ゲートで制 做するように構成したものである。

(実施例)

第1図(a), (b) は、それぞれ本発明の一 実施例の断面図である。

第1回において、半導体基体であるn 領域12の 裏面にはp\*領域11を介してドレイン電極11′が 設けられる。このp\*領域11はスイッチング・ス ピードよりもオン抵抗を重視するとき、すなわち 電導度変調を利用するときに設けるが、オン抵抗 よりもスイッチング・スピードを重視するときは、 p\*領域11の代わりに n\*領域を設けてもよい。

また、n 領域12中には所定の間口部29を有する 地込絶縁層20が所定の課さに埋め込まれ、チャネ ル領域27とn 領域12とを深さ方向で分離している。

また、チャネル領域27の上には、ゲート結縁膜 22とゲート登極23とが形成されている。

また、第1回(a)においては、埋込絶縁用20

の関口部29に対向する部分には、ソース電極24と n 領域12とがショットキー接合26を形成している。 なお、このショットキー接合26は、第1図(b) に示すごとく、後いp\*領域30とn 領域12とで代 用することもできる。すなわち、このように扱い p\*領域30を設けた場合には、それと周囲のn 領 域12との間にp\*n接合が出来る。

また、埋込絶縁暦20のほぼ中央部の上には n \*ソース領域21が設けられ、ソース電極24と接続されている。

以上の構成において、埋込糖糖圏20はSiO。、Si,n。、A & 1 O。等で形成すれば良く、後記第9回に示すプロセスのようにイオン注入で形成することが出来る。また、その厚さはドレイン程圧によってチャネル電位が影響を受けないようにゲート絶縁膜22に比べて十分厚くした方がよい。またゲート絶縁膜22もSiO。、Si,n。、A & 1 O。あるいはこれらの複合膜で形成することが出来る。また、チャネルの厚み & は、ゲート電圧 Voによって効果的に電位コントロール出来る厚さ、す

ように埋込絶縁暦20がゲート電極23の外にはみ出す場合には、はみ出す長さ $\Delta$  X が $\Delta$  X  $\leq$  L D となるように注意すべきである。

次に、第2~8回に基づいて第1回の装置の作用を説明する。

第2回はオフ状態における空乏層を示す断面図、第3回はオフ状態におけるパンド図(すなわち.チャネル27~ドレインDに至るA-A′ 部のポテンシャル図)、第4回はオン状態の空乏層を示す断面図、第5回はオン状態のパンド図(すなわちB-B′ 部におけるポテンシャル図)、第6回および第7回はチャネル近傍の寸法制限を説明するための主要部断面図、第8回はオン時のキャリヤの流れを示す断面図を示している。

まず、第2、3回に示すごとく、Vo>0、Vo ≤0では、ショットキー接合26の周囲に広く空乏 暦28が広がり、チャネル27は空乏暦によって遮断 されている。したがって第3回に示すように、ソ ース電子⊖はこの空乏暦による障壁 + aのために ドレインD頃へ洗れ出すことができない。すなわ なわち、この装置のデバイ長 Loと同じ程度の値 にすることが望ましい。なお、デバイ長 Loは

デバイ役 Lo = √ 2 t s · t o k T / q · n で 表 さ れる。 た だ し 、 上 式 に お い て 、 t s : Siの 比 誘 電 率 、 k : ポルツマン 定 数 、 T : 固 度 、 q : 電子の 電 荷 、 n : n 領 域 不 続 物 激度 で ある。

また埋込枪線暦20からショットキー接合26端までの距離W(Wは第6図に図示)は、ドレインーソース電圧Vos=0で、かつゲート電圧Vo=0のときに空乏暦がピンチ出来る長さより短くしておけば、ノーマリーオフ形デバイスを得ることが出来る。その条件は

### $W \leq \sqrt{2} \epsilon_s \epsilon_o \phi_B / q n$

である。ただし、上式において、 ø a : ショット キーパリヤ障壁である。

また、埋込絶縁暦20とゲート電極23とのオフセットについては、埋込絶縁暦20がゲート電極23の内側に入る場合は問題ないが、後記第7回に示す

ちこの状態がオフである。

次に、Va>0、正確には正の所定の関値を超える電圧をゲート23に印加すると、ゲート直下のチャネルの空芝圏が開けられ、第5回に示すように随號が Δφaだけ下がるので、ソースSから空芝圏28を経て中性のn 領域12へ電子 ⊕ が注入される。またドレインD側のp n 接合11-12間も順バイアスされ、p\*領域11からn 領域12へホール⊕が注入されるので、中性領域であるn 領域12は電源度変調によって大幅に抵抗が下げられる。なお、p\*領域11の代わりにn\*領域を設けている場合には電子⊕だけが流れるので抵抗の変調はない。

上記のように、n 領域12に注入されたホール⊕は、n 領域12で電子⊕と再結合しながら空乏層28を経てショットキー接合26へ到達し、ソース電福24へ抜ける。すなわちこの状態がオンである。

上記のごとき電流のパスをキャリヤの種類に広 じて示したのが第8回である。

次ぎに、オン状態からオフ状態にするには、 Va≤0とすればよい。するとチャネル27の電子 に対するポテンシャルが上昇して電子の注入が存止する。その後は n 領域12中に残っているホールがショットキー接合26に流れ出るまで電流が流れる (ターンオフ期間) が、ホールが完全に抜け出た後はオフ状態となる。

以上の説明から判るように、本苑明においては、 地込絶緑暦20をチャネル27の分離に用いているの で、従来のように寄生pnpnサイリスタができ ない、したがって全くラッチアップフリーである。

さらにドレインDに高電圧を加えても、ショットキー接合26からn領域12中へ仲ぴた空乏層によってソース領域21やゲート酸化膜22の電界は低く抑えられるため、高耐圧化が容易である。加えて概形デバイスであることにより大電流を流すことが出来る。したがって電力用として従来装置以上に優れていることは容易に理解されよう。

次ぎに、本発明の装置の製造方法を説明する。 第9回は本発明の代表的な製造方法を示す。

第3回において、まず、(a)では、p・領域11 上にn 領域12をエピタキシャル成長させたウェハ

ば、第1回に示した実施例の構造が得られる。 (発明の効果)

以上説明してきたように、この発明によれば、 埋込艳緑暦20によってチャネルをドレインから分 難し、さらに a・ソース領域21から難問して設け たショットキー接合あるいは p・n 接合からチャ ネルまで延びる空乏暦(陸壁)をチャネル上に設 けた艳緑ゲートで制御するように構成したことに より、

- (1) 寄生サイリスタがなくラッチアップしない。
- (2) 高耐圧、大電流化が容易である。
- (3) 製造工程が短い。

という多くの優れた効果が得られる。

4. 図面の簡単な説明

野1回は(a)、(b)はそれぞれ木発明の一 実施例の断面図、第2回はオフ状態の空乏層を示 す断面図、第3回はオフ状態のパンド図、第4回 はオン状態の空乏層を示す断面図、第5回はオン 状態のパンド図、第6回および第7回はチャネル 近傍の寸法制限を説明するための主要部断面図、 を用意する。なお、 n の不純物濃度と厚さは必要 とされる耐圧に応じて選べば良い。

次ぎに(b)では、n 領域12の表面から所定の 深さに埋込絶縁層20を形成する。これは公知の SiM O X 技術によって O\*イオンを打ち込むこと により、SiO , 層を形成することが出来る。また 週択的に形成するためにはイオンビームによるマ スクレス注入が便利である。

次ぎに(c)では、所定温度(例えば1200℃以上の温度)でアニールし、表面層の結晶性を回復した後、ゲート酸化膜22を、例えば1000人の厚さに成長させ、その後にゲート電極23を形成する。このゲート電極23はポリSiや高融点金属で形成する。

次ぎに (d) では、ソースとなる n \* 領域 21 を 拡散形成する。

次ぎに(c)では、層間絶縁膜(例えばPSG) 25をCVD法でデポジットし、所定位置に関立した後、ソース電極24およびドレイン電極11′となる金属電極をそれぞれ蒸着してパターニングすれ

第8回はオン時のキャリヤの流れを示す断面図、 第9回は製造工程の一実施例図、第10回は従来装 型の一例の斯面図である。

く符号の説明>

11… p \* 領域 (または n \* 領域)

12… n 領域 (ドレイン)

20… 埋込皂龈圈

21… n・領域 (ソース)

22…ゲート絶縁膜

23…ゲート電極

24 … ソース電極

25… 層間絶縁膜

26…ショットキー接合

27…チャネル領域


28…空乏厄

29…別口部

30… p \* 領域

代理人弁理士 中村 植之助

# 特開平2-135781(5)






11:PT頓绒(2177/模式) 川川山仁重社 12:九領域(凡仁)

20:理込施緑層 21:7十億成(Y-Z) 22:7-1绝縁膜 23:ゲー電社

24:ソース電極 25:層間絶線環 25:層間絶線環 26:ショットを接合 27:ナーマル領域 29:開ロシア

(a)

第1図




11:P\*华克线(汉江水路域) |【:|『L化电社 |2:n項項(FL化)


20:1里込紀緑層 21:214月1月(ソース) 22:ナートに記録膜


23:ブート重極 24:ソース電極 25:層間絕緣膜 27:チャネル領域 29:開口部 30:P\*得域


(b)

第1図













第 5 図









第 7 図



第 8 図






# 第10図

- 11---P\*7)--ド頓城 リー・アルド電程

- 12…なる領域 13…なカソード領域 13…カソード電程
- ---|4…ナート電極 |5…P毎域 |16…ナート絶縁膜 |17…チャネル



第 9 図